24个线程以及48MB的功能管台L3缓存。这象征着最先可能在2026年第四季度或者第三季度末看到基于Zen 6架构的飞跃下一代锐龙CPU。而IOD（输入/输入芯片）将接管台积电的接积电N3P“3nm”工艺技术。每一个CC搜罗12其中间、功能管台PCIe等IO功能以及集成显卡；而CCD将搜罗Zen 6中间，飞跃USB、接积电AMD下代Zen6 CCD接管台积电2nm N2P：IOD为3nm N3P" src="https://img.3dmgame.com/uploads/images/xiaz/20250903/1756880376_115362.png" />
功能管台在Zen 6架构中，飞跃
AMD下一代Zen 6架构的功能管台锐龙处置器将将分说接管台积电2nm以及3nm工艺制作CCD以及IOD。台积电N2P工艺将在2026年第三季度实现量产，飞跃IOD则接管6nm工艺。接积电不外与Intel差距的功能管台是，AMD下一代锐龙CPU将接管台积电N2P“2nm”工艺技术用于CCD（合计芯片），飞跃AMD下代Zen6 CCD接管台积电2nm N2P：IOD为3nm N3P" src="https://img.3dmgame.com/uploads/images/xiaz/20250903/1756880376_173256.png" />
尚有新闻称，接积电
而Intel的Nova Lake桌面CPU也将在相似的光阴宣告，
凭证Kepler_L2最新泄露，AMD下代Zen6 CCD接管台积电2nm N2P：IOD为3nm N3P" src="https://img.3dmgame.com/uploads/images/xiaz/20250903/1756880376_499555.png" />
当初Zen 5架构的锐龙CPU的CCD接管4nm工艺，
